(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-270655

(43)公開日 平成10年(1998)10月9日

(51) Int.Cl. <sup>6</sup>		識別記号	FΙ		
H01L	27/10	451	H 0 1 L	27/10	451
	27/108				6 5 1
	21/8242			29/78	371
	21/8247				
	29/788				

審査請求 未請求 請求項の数5 FD (全6頁) 最終頁に続く

(21)出願番号 特願平10-58842

(22)出願日 平成10年(1998) 2月24日

(31) 優先権主張番号 8 0 3 7 8 9 (32) 優先日 1997年 2 月24日

(33) 優先権主張国 米国(US)

(71)出願人 390009597

モトローラ・インコーポレイテッド

MOTOROLA INCORPORAT

RED

アメリカ合衆国イリノイ州シャンパーグ、

イースト・アルゴンクイン・ロード1303

(72)発明者 スフィ・ザファー

アメリカ合衆国テキサス州オースチン、ア

パートメント627、ストーン・ハロー・ド

ライプ11915


(74)代理人 弁理士 大貫 進介 (外1名)

### (54) 【発明の名称】 半導体デバイスを形成する方法

## (57)【要約】

【課題】 次工程段階の間に変化しないような、より安定した不揮発性分極  $(P_{NV})$  を有する FENMを、複雑なプロセス段階の使用または風変わりな材料の使用なしに、形成する。

【解決手段】 1またはそれ以上の誘電体層(32、52)が、FENMセルの強誘電体キャパシタ(24)の上に亘って、形成される。強誘電体キャパシタ(24)を被覆する誘電体層(32、52)内の張力は、比較的低く維持される。その張力が比較的低く維持されることによって、FENMセルの不揮発性分極は、製造工程のバックエンドの工程段階の間も維持される。



10

2

#### 【特許請求の範囲】

【請求項1】 半導体デバイスを形成する方法であって:基板(20)の上に亘って強誘電体キャバシタ(24)を形成する段階であって、当該強誘電体キャバシタ(24)はメモリセルの一部であるところの段階;および前記強誘電体キャバシタ(24)形成段階の後に第1誘電体層(52)を形成する段階であって、

1

当該第1誘電体層(52)は2x10 dynes/cmを超えない 張力を有するところの段階;から構成されることを特徴 とする方法。

【請求項2】 半導体デバイスを形成する方法であって:基板(20)の上に亘って強誘電体キャパシタ(24)を形成する段階であって、当該強誘電体キャパシタ(24)はメモリセルの一部である、ところの段階;および前記強誘電体キャパシタ(24)の形成段階の後、第1誘電体層(52)を形成する段階であって、実質的に完成した半導体デバイスにおいて、不揮発性分極が初期の不揮発性分極の75%よりも下に減少しない、ところの段階;から構成されることを特徴とする方法。 【請求項3】 半導体デバイスを形成する方法であって:基板(20)の上に亘って強誘電体キャパシタ(24)を形成する段階であって、当該強誘電体キャパシタ(24)はメモリセルの一部である、ところの段階;および前記強誘電体キャパシタ(24)の形成段階の後、第1誘電体層(52)を形成する段階であって、

当該第1誘電体層(52)は2x10 dynes/cmを超えない 張力を有し、

実質的に完成した半導体デバイスにおいて、不揮発性分極が初期の不揮発性分極の75%よりも下に減少しない、ところの段階;から構成されることを特徴とする方法。 【請求項4】 半導体デバイスを形成する方法であって:基板(20)の上に亘って強誘電体キャパシタ(24)を形成する段階であって、当該強誘電体キャパシタ(24)は、メモリセルの一部であり、電極(246)を含む、ところの段階;および前記半導体デバイスの形成を終了するために、前記強誘電体キャパシタ(24)の上を覆う複数の層を形成する段階であって、

前記強誘電体キャパシタ(24)上に第1誘電体層(3 2)を形成する段階、

当該第1誘電体層(32)および前記強誘電体キャパシタ(24)の上に亘り相互接続構造(42)を形成する段階であって、当該相互接続構造(42)は、前記強誘電体キャパシタ(24)の電極(246)に電気的に接続する、ところの段階、および前記相互接続構造(42)および前記強誘電体キャパシタ(24)の上にパッシベーション層(52)を形成する段階であって、当該パッシベーション層(52)は、少なくとも6000オングストロームの厚さを有する、ところの段階、から成る段階;を含み、かつ複数の層の合成張力が、2×10<sup>4</sup> dynes/cmを超えない、ことを特徴とする複数層形成段階;から

構成されることを特徴とする方法。

【請求項5】 半導体デバイスを形成する方法であって:基板(20)の上に亘って強誘電体キャパシタ(24)を形成する段階であって、当該強誘電体キャパシタ(24)は、メモリセルの一部であり、電極(246)を含む、ところの段階;および前記半導体デバイスの形成を終了するために、前記強誘電体キャパシタ(24)の上を覆う複数の層を形成する段階であって、

前記強誘電体キャパシタ(24)上に第1誘電体層(3 2)を形成する段階、当該第1誘電体層(32)および前記強誘電体キャパシタ(24)の上に亘り相互接続構造(42)を形成する段階であって、当該相互接続構造(42)は、前記強誘電体キャパシタ(24)の電極(246)に電気的に接続する、ところの段階、および前記相互接続構造(42)および前記強誘電体キャパシタ(24)の上にパッシベーション層(52)を形成する段階であって、当該バッシベーション層(52)は、少なくとも6000オングストロームの厚さを有する、ところの段階、を含み、かつ実質的に完成した半導体デバイスにおいて、不揮発性分極が初期の不揮発性分極の75%よりも下に低下しない、ところの段階;から構成されることを特徴とする方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は一般に半導体デバイスを 形成する方法に関し、特に強誘電体キャパシタを有する 半導体デバイスにおける強誘電体キャパシタの初期の不 揮発性分極を低下させない形成方法に関する。

[0002]

【従来の技術および発明が解決しようとする課題】強誘電体不揮発性メモリが、従来のフローティングゲート不揮発性メモリに代わるべき手段として認められてきている。強誘電体不揮発性メモリは、電場を取り除いた後でも、データを維持することが可能である。形成後、強誘電体不揮発性メモリ(FENVM)セル内の強誘電体キャバシタは、図1に図示されるとおり、ヒステリシス曲線12は本質的に理想的な曲線を表している。しかしながら、バッシベーションを含むいくつかの層を形成した後、不揮発性分極(Pnv)(電場がOの場合における2つのヒステリシス曲線間の差(distance)である)は、ヒステリシス曲線14で図示されるとおり低下してしまう。Pnvが低下し過ぎると、そのメモリセル内のデータを正確に読むことが困難になり、好ましくない。

【0003】従来、P<sub>n</sub>vにおけるその低下の公算(Tikel ihood)を減少させようとする試みは、強誘電体キャパシタ内の強誘電体層の還元(酸化に相対する)に焦点を合わせていた。P<sub>n</sub>vの低下を緩和するための試みのほとんどは、次のプロセス段階(例えば、デポジションおよびエッチング)の間に使用される水素の量を減少させる

10

3

こと、若しくは酸素アニールの使用を増加させることであった。これらの方策が、Pxv低下の公算の減少に役立てられるが、それらは、問題の完全な解決にはなっていない。

【0004】次のプロセス段階の間に変化しないような、より安定したPwを有するFENUMを形成する必要性が存在する。また、複雑なプロセス段階の使用または風変わりな材料の使用なした。この解決を達成する必要性も存在する。

### [0005]

【好適実施例の詳細な説明】1またはそれ以上の誘電体層が、FENMHセルの強誘電体キャパシタの上に亘って形成され、そこでは、その強誘電体キャパシタの上を覆う誘電体層内の合成張力が、比較的低く保たれている。その張力が比較的低く保たれることにより、FENMMセルに不揮発性分極は、製造工程の後工程段階の間も維持される。本発明は、以下の具体的実施例の説明により、一層良く理解されるであろう。

【0006】図2には、強誘電体キャパシタ24の形成 後、半導体デバイス基板20の図が含まれている。より 詳細には、半導体デバイス基板20は、基板内に形成さ れるフィールドアイソレーション領域202およびドー プされた領域204を含む。この詳細な説明において使 用されるとおり、半導体デバイス基板20は、単結晶半 導体ウェハ、絶縁半導体ウェハ(semiconductor-on-ins ulating wafer) または半導体デバイスを形成するため に使用されるその他の基板から構成し得る。フィールド アイソレーション領域202は、選択酸化法を使用し、 またはトレンチアイソレーション法で形成される。この 実施例においては、ドーピング領域204は、FENMHセ ルのソース/ドレイン領域になる濃度の高いn型領域で ある。ゲート誘電体層212が基板20の上に亘って形 成され、ゲート電極214がゲート誘電体層212の上 に亘って形成される。との実施例において、そのトラン ジスタは、nチャネルMOSトランジスタである。他の実 施例においては、pチャネルMOSトランジスタまたはバ イポーラトランジスタも使用され得る。絶縁側壁スペー サ (insulating side wall spacers) 216が、ゲート 電極214に隣接して形成される。

【0007】図2に図示されるとおり、次に、第1中間 レベルの強度の誘電体(ILD)層(interlevel dielectr ic layer)22が、基板20の上の全体に亘って形成さ れる。強誘電体キャバシタ24が、第1ILD層22の上 に(over)形成される。強誘電体キャバシタ24は、第 1電極242、強誘電体層244および第2電極246 を含む。強誘電体キャパシタ24は、従来技術を使用し て形成され得る。

【0008】図3に図示されるとおり、次に、第2ILD 層32が、強誘電体キャパシタ24の上に形成される。 代表的には、中間レベル (interlevel) の誘電体層が、 プラズマ・テトラエチルオルソシリケイト (plazma tet raethylorthosilicate(plazma TEOS)) から形成される。コンタクトの開口が、第2 TLD層3 2を介して、下側電極2 4 2、第2電極2 4 6 およびドーピング領域2 0 4 に形成される。そのエッチングのシーケンスは、従来からの方法を使用して形成される。

【0009】図4に図示されるとおり、相互接続(inte

rconnects) 42が、半導体デバイス基板20の上に亘って形成される。その相互接続42は、アルミニウム、銅などから構成され得る。図4を参照して、図4の右側付近の相互接続は、ビットラインのコンタクトであり、図4の左側付近の相互接続は、ドライブラインのコンタクトである。そして、中間付近の相互接続は、記憶装置の接続(storage node)のための、並びにドービング領

域204の一つを強誘電体キャパシタ24の第2電極246へ電気的に接続するための、導電性の配線(conductive strap)である。 【0010】バッシベーション層52(半導体デバイスの最上層レベルの相互接続(uppermost interconnect 1 evel)を被覆する誘電体層である)が、相互接続42および中間レベルの誘電体層32の露出部分の上に亘って、形成される。バッシベーション層は、下側張力薄膜(lower tensile film)522および上側圧縮薄膜(up

per compressive film) 524を含む。一実施例としては、下側張力薄膜522は、ホスホシリケイトグラス(phosphosilicate glass(PSG))であり、圧縮薄膜524は、シリコンオキシナイトライド(silicon oxynitride)である。実質的には、との時点で、強誘電体不揮発性メモリセルを含む半導体デバイス50が完成する。追加のILD層および相互接続の層は、パッシベーション層52の形成以前に形成され得る(図5には図示せず)。

【0011】図6に示されるように、本発明者は、全誘電体層内の合成張力(特に強誘電体キャパシタ24のような、平面状に、若しくは水平状に位置付けられる(horizontally-oriented)強誘電体キャパシタ内の合成張力)が、Pwvに影響を与えることを発見した。本明細書において使用されるとおり、合成張力は、各誘電体層内の全薄膜を含む個別の誘電体層内の張力の和である。

【0012】様々な構成要素(例えば、トランジスタおよびキャパシタなど)を有する基板上に亘るパターニングされた層の張力および応力を決定することは、不可能に近い。張力は、パターニングされていないシリコンウェハを使用すると概算できる。応力(面積あたりの力の単位を有する)は、パターニングされていないシリコンウェハ上に層または薄膜を堆積した後、おおよそ室温で測定される。その応力は、引き伸ばす力(tensile)または圧縮する力(compressive)のどちらかであり、代表的には、dynes/cmの単位で表現される。層または薄膜の張力(長さ毎の力の単位を有し、代表的には、dynes/cmの単位で表現される)は、層または薄膜自体の厚き

20

30

40

に比例する(times)応力によって、発生する。合成張 力は、個別の層または薄膜内の張力の和である。

【0013】合成張力が増加するに従い、Pwは、初期 のP<sub>n</sub>v(強誘電体キャパシタ24が形成された時のP<sub>n</sub>v) からある比率で減少する。高い合成張力により、ヒステ リシス曲線は、平らになり、よりヒステリシス曲線14 に近くなってしまう。その合成張力は、(その合成張力 が引き伸ばす力であるか、圧縮する力であるかに関わら ず)約2x10 dynes/cmよりも大きくあるべきでなく、さ もなければ、初期のPwvから75%以上Pwvが減少してしま う。その初期のPnvは、強誘電体キャパシタ形成後であ って、第2電極246の上に亘る全ての層を堆積する前 の強誘電体キャパシタのPnvである。さらに、各々の層 内の張力もまた、2x10 dynes/cm以下に維持すべきであ る。しかしながら、パッシベーション層52のような層 内においては、各々の層内の張力(例えば、張力薄膜5 22 および圧縮薄膜 524) は、2x10 dynes/cmよりも 大きくなり得る。しかし、張力薄膜522および圧縮薄 膜524の合成張力は、2x10 dynes/cmよりも小さい。 【0014】上記記述は張力についての記述であった が、その層を比較的薄く維持できる限り、比較的高い応 力の薄膜を使用することも可能である。より詳細には、 第2 ILD層 3 2 は、10° dynes/cm² よりも高い応力を有し 得る。実施例としては、中間レベルの誘電体層が、10°d ynes/cm²と同じ大きさの応力を有し、さらに1000オング ストロームの厚さを有する。この具体的実施例において は、強誘電体キャパシタの上を覆う第2ILD層32内の 張力は、約10' dynes/cmであり、それは2x10' dynes/cm の限界(limit)よりも小さい。

【0015】第2ILD層32は、2000オングストローム より薄く、よって、その限界以下に張力を維持できる。 代表的に、パッシベーション層は、薄くとも6000オング ストロームの厚さを有し、通常は、1.0ミクロンよりも 厚い。そのパッシベーション層52が第2ILD層32と 同じ応力を有する場合、パッシベーション層52内の張 力は限界を超えてしまう。故に、高い応力を有する層 は、その厚さを充分に薄く維持すれば無視 (tolerete) できるが、厚い層程、合成張力に大きく影響する。

【0016】当業界では、酸化膜または窒化膜のたった 一つの層が、強誘電体キャパシタを有するFENMセルの パッシベーション層として使用されている。二層膜(du al-film) パッシベーション層52が施される(tailo r) ことにより、強誘電体キャパシタ24上にかかる応 力を軽減する。張力薄膜522および圧縮薄膜524の 各々の内側の張力が張力の限界を超えるにもかかわら ず、バッシベーション層52内の各薄膜内の張力が少な くとも部分的に互いに相殺されるので、パッシベーショ ン層52内の合成張力は合成張力限界の範囲内である。 【0017】一般に、薄膜の組合せ(例えば、パッシベ ーション層52)を含む層のほとんどが、張力薄膜の張 50

力を変化させ得る水分を吸収するという張力薄膜の潜在 的性質のために、圧縮薄膜の下に亘って張力薄膜を有す る。さらに他の実施例としては、多数の異なる薄膜が、 単一層を形成し得る。例えば、銅が、相互接続として使 用され、一般に、拡散隔膜が銅の上に亘って形成され、 銅が酸化膜中へ拡散するのを防止する。代表的には、そ の拡散隔膜は圧縮薄膜である。この実施例においては、 他の圧縮薄膜によって被覆される張力薄膜により、さら に被覆される張力薄膜でもよい。合成張力を合わせるこ とにより、実質的に完成した半導体デバイス50のPwv は、初期のアヘンのア5%以下に減少することはない。

【0018】他の実施例においては、強誘電体キャバシ タは、平面状に形成されるのと同様に、トレンチ内に垂 直状に位置付けることもできる。ここで使用されるとお り、垂直状に位置付けるとは、キャパシタの電極板(pl ates)が、実質的に基板の初期の表面に対して垂直であ ることを意味する。一実施例としては、トレンチが、基 板内に形成される。垂直状のエッジを有する誘電体層 が、基板のトレンチ内に形成される。強誘電体キャパシ タは、その垂直状のエッジの付近に形成される。温度サ イクルの間に、その誘電体層の水平方向の張力が、万力 のように強誘電体キャパシタの電極を圧縮し得る。それ によって、図2~5に示される実施例のように、潜在的 にPivの減少を引き起こす。このことを防止するため に、トレンチ内の誘電体層は、その張力が2x10 dynes/c mよりも大きくならないように形成されるべきである。 【0019】前記詳細な説明にて、本発明は、実施例に

関連して記述されてきた。しかしながら、通常の知識を 有する当業者には、本発明の請求の範囲から逸脱すると となく、様々な変更、改変を成し得るであろう。従っ て、本明細書および図面は、限定というよりもむしろ例 示とみなされる。全てのそのような変更は本発明の請求 の範囲内に含まれるであろう。請求の範囲において、手 段プラス機能の請求項は(もしあればだが)、ここで記 述された、詳細な機能を実行する構造を含む。また、手 段プラス機能の請求項は、詳細な機能を実行する構造的 同等物および同等の構造物をも含む。

# 【図面の簡単な説明】

【図1】理想的ヒステリシス曲線、並びに実質的に完成 されたデバイスの形成後にみられる一般的なヒステリシ スの印加電圧に対する分極のプロット図(従来技術)。 【図2】強誘電体キャパシタを形成した後の半導体基板 の一部分の断面図。

【図3】本発明の実施例に従った、パターニングされた 中間レベルの誘電体層を形成した後における図2の基板 の断面図。

【図4】相互接続形成後における図3の基板の断面図。

【図5】本発明に従った、パッシベーション層形成後に おける図4の基板の断面図。

【図6】FEMMセル内の薄膜の複合張力の機能としてプ

ロットされた不揮発性分極の減少のプロット図。 【符号の説明】

- 12、14 ヒステリシス曲線
- 20 半導体デバイス基板
- 22、32 ILD層
- 24 強誘電体キャパシタ
- 42 相互接続
- 50 半導体デバイス
- 52 パッシベーション層

【図1】

\*202 フィールドアイソレーション領域

204 ドープされた領域

212 ゲート誘電体層

2 1 4 ゲート電極

216 絶縁側壁スペーサ


242、246 電極


244 強誘電体層

522 下側張力薄膜

524 圧縮薄膜


【図2】







【図4】

【図3】






【図5】



【図6】



フロントページの続き

(51)Int.Cl.<sup>5</sup> H O 1 L 29/792

識別記号

FI